1 of 1 DOCUMENT

COPYRIGHT: 1987, JPO & Japio

PATENT ABSTRACTS OF JAPAN

62206878

September 11, 1987

SOLID-STATE IMAGE PICKUP ELEMENT

INVENTOR: ONO HIDEYUKI; ANDO HARUHISA; TSUKADA TOSHIRO

APPL-NO: 61048256

FILED-DATE: March 7, 1986

ASSIGNEE-AT-ISSUE: HITACHI LTD

PUB-TYPE: September 11, 1987 - Un-examined patent application (A)

PUB-COUNTRY: Japan (JP)

IPC-MAIN-CL: H 01L027#14

IPC ADDL CL: H 04N005#335

ENGLISH-ABST:

PURPOSE: To inhibit the generation of an alias signal with the variation of a well without altering substrate structure while preventing the generation of a novel false signal by forming a well electrode in a picture element array.

CONSTITUTION: Points constituting a picture element by a vertical scanning line 46, a vertical signal line 45, an opening section 48 and an active region 43 is made the same as conventional devices, and well electrodes 44 and wirings 47 for fixing the potential of the well electrodes 44 at well potential are added at every picture element. Accordingly, the well electrodes 44 are shaped at every picture element, thus inhibiting the generation of a false signal with the variation of a well without changing substrate structure.

⑩ 日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 昭62-206878

@Int Cl.4

識別記号

庁内整理番号

43公開 昭和62年(1987)9月11日

H 01 L 27/14 H 04 N 5/335 7525-5F E-8420-5C

審査請求 未請求 発明の数 1 (全8頁)

匈発明の名称 固体撮像素子

②特 願 昭61-48256

愛出 願 昭61(1986)3月7日

砂発 明 者 小 野 秀 行 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

の発 明 者 安 藤 治 久 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

⑫発 明 者 塚 田 敏 郎 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

切出 願 人 株式会社日立製作所

.

東京都千代田区神田駿河台4丁目6番地

⑩代 理 人 弁理士 中村 純之助

明細料

- 1. 発明の名称 固体撮像素子
- 2. 特許請求の範囲
 - 1. 半導体基板上のウェル層内に形成した光電変換素子及びスイッチ素子から成る調素のアレーと、この画素のアレーを走査する水平及び鑑直走査素子を有する固体操像素子において、上記ウェル層に電圧を印加する電極が上記アレー内に設けられていることを特徴とする固体操像素子。
 - 2. 前記電板が画素ごとに設けられていることを 特徴とする特許請求の範囲第1項記載の固体扱 像素子。
 - 3. 前記電極がカラーフィルターピッチごとに設けられていることを特徴とする特許研究の範囲 第1項記載の固体擬像素子。
 - 4. 前記ウェル層に電圧を印加する電極は、前記 ウェル層と同じ導電型でウェル層に接続された

不純物層を設面にもつ前記光電変換素子上にあることを特徴とする特許請求の範囲第1項記収の固体操像素子。

3. 発明の詳細な説明

(産業上の利用分野)

本発明はウェル層をもつ固体操像素子に係り、 特に、疑似信号の発生を防止するのに好適な固体 操像素子に関するものである。

〔従来の技術〕

この問題の対策としては、従来第18図に示すような来子が知られている(特開昭53-138680号参照)。第18図は固体機像来子の受光部断面を示すもので、11はN形(不純物濃度10¹⁴~10¹⁶cm⁻³)

Si 装板であり、12はP 形ウェル別(1015~1016 cm - *)、13は高濃度 P 形層 (P + 層、1016~1018 ca-*) である。14、15は P 形ウェル層の電極取り 出し用高濃度P形層である。16の領域はホトダイ オード17、 垂直スイッチ MOSのゲート18及び垂 . 直スイッチMOSのドレイン19よりなる画報を 2 次元状に配置した受光部の領域である。図示の浸 さ方向での位置20~21間のP形S1 不純物濃度分 布は第19図のようになっている。 P* 別13は P形 ウェル暦12の抵抗を約2桁も小さくし、ウェル暦 の低位の安定化を可能にしている。

しかしながら、この構造では、ホトダイオード 17の下部にあるウェル内で光により発生した電荷 Pff/編 の一部は横方向に拡散し高濃度13のために51 基 板11には流れず効率良くドレイン19に流入し、そ の結果、スメア等の疑似信号が発生する。すなわ ち、括板11内の不純物等の形状を変化させること によりウェル層の低位の安定化を行うと、上述の ように、新らたにスメア等の疑似信号が発生する という副作用があった。

本発明では、半導体基板上のウェル層内に形成 した光電変換素子及びスイッチ素子から成る画素 のアレーと、この函報のアレーを走査する水平及 び垂直走査兼子を有する固体操像素子において、 上記ウェル恩に電圧を印加する危極をアレー内に 設けた構成とすることで上記問題点を解決する。

(作用)

第20図に、絶縁ゲート型電界効果トランジスタ (以下MOSPETと略す) を用いた従来の固体 撮像君子の要部回路図を示す。この君子の動作原 理を概説する。まず、垂直走査回路31により垂直・ 走査線36が選択され、垂直MOSトランジスタス イッチ34をオン状態にして、函素33に貯えられて いた信号電荷を垂直信号線37に転送する。次に水 平走査回路32により水平走査線30が選択され、水 平MOSトランジスタスイッチ35をオン状態にし て、垂直信号線37に脊積されていた信号電荷を水 平信号線38に転送し、出力線39より外部へ読み出 す。なお、40は出力抵抗、41はビデオ健康である。 破線で阻んだ42は一直表を示す。

(発明が解決しようとする問題点)

2 次元固体撮像素子は N 形 S i 装板上の P 形 ウ ェル層内にホトダイオードアレーを形成し、この P形ウェル層の電極はアレー周辺で取り出される。 このため、アレー内部のウェル低位は、ウェル府 低抗とウェル・基板間容量との時定数で外部ウェ ル電極低位に固定される。現在、この時定数が信 号の読み出し時間に対して無視できず、駆動用の 錯パルスによりにせ信号や誤動作が発生している。 にせ信号等の発生原因である上記の時定数を小さ くするために、従来技術では、例えば前述のよう にウェル周下に低抵抗の高濃度不純物層を形成す る等の方法をとっていたが、この方法ではスメア 等の疑似信号等が発生するという問題点があった。

本発明は従来技術での上記した問題点を解決し ようとするもので、本発明の目的は、ウェル層を 含む基板内の構造を変化させずに、にせ信号等の 発生原因である上述の時定数を低下することので きる固体操像素子を提供することにある。

(問題点を解決するための手段)

この画義部分は、第18図に受光部断面を示した ように、N形Si 基板上のP形ウェル層内にホト ダイオードアレーを形成し、そして、従来はこの P形ウェル層の電極は、アレー周辺から取り出し て、外部ウェル電極電位に固定する構成であった ので、前述したように、ウェル変動に伴なうにせ 信号の発生などの問題点を生じていた。

これに対し、本発明では、ホトダイオードアレ 一内にウェル電極を設ける構成であるので、ウェ ル変動に伴なうにせ信号の発生が抑えられ、しか も、碁板構造を変えることなく実現することがで 출 **ઢ** .

(寒族例)

第1図に本発明の一実施例の平面レイアウト図 を示す。これは、第20回の中から一画素42を抜き 出し、それに本発明を適用したものである。蚕直 走査線46、返政借号線45、開口部48およびアクテ ィブ領域43によって函粛を構成する点は従来と同 じであるが、本実施例では、各国素ごとにウェル 俄極44と、その低位をウェル電位に固定するため

の配線47がさらに付加される。なお、43~47は各々、n・ 拡散層(斜線部)、一層アルミニウム
(AL) とウェル層とのコンタクト、二層AL、多納品Si ゲートを示している。本実施例によれば、
画素ごとにウェル電極44を設けることにより、装
板構造を変えることなくウェル変動に伴なう疑似
信号の発生を抑制することができる。

第2図に本発明の他の実施例平面レイアウト図を示す。本実施例が第1図実施例と異なる点は、ウェル就極51およびその就位をウェル就位に固定するための配線52を避光部に設けている点にある。本実施例によれば、アクティブ領域49、開口部50を変化させることなく、したがって画素の感度を変化させることなく、画素ごとにウェルな便を設けることができ、ウェル変動に伴なうにせ信号の発生を抑圧することができる。

本発明の他の実施例を第3回を用いて説明する。 これは、一画素を例にとりその断面回を示したも のである。第3回において、54はN形基板、53は P形ウェル層、55はホトダイオード、56は受光部、

より、ほとんど入射光の波發なくウェル変動に伴なうにせ信号の発生を抑圧することができる。また、受光部56表面上に P 形 所 58 を設けたことによる新らたな疑似信号の発生もない。

第 5 図に本発明の他の実施例断面図を示す。本 実施例が第 4 図実施例と異なるところは、ウェル 電極65を受光部56の周辺でとったことにある。本 実施例によれば、ウェル電極65を受光部56の周辺 でとることにより、第 4 図実施例の場合よりさら に入射光の波音をなくすことができ、ウェル変動 に伴なうにせ信号の発生を抑圧することができる。

本発明の他の実施例を第6図を用いて説明する。第6図は第17図の中から一画素42を抜き出し、それに本発明を適用したものの平面図である。本実施例が第3回、第5図実施例と異なるところは、ウェル電極およびその配線66が受光部68を除く中抜きパターンとなっていることにある。本実施例によれば、ウェル電極およびその配線66を中抜きパターンとすることによりウェル電線の抵抗を下げることができる。また、ウェル電極を各画素ご

57は遮光部、58はP形屑、59はウェル電極、60はチャネルストッパ、61は走査線・信号線部、62は 層間絶縁版をそれぞれ示す。本実施例の特徴は、ホトダイオード55上の全面あるいは一部にP形ウェル屑53と源通したP形屑58を設けることにより、受光部56表面より、遮光ALやシリサイドやメタルで形成されるウェル電極59をとったところにある。本実施例によれば、受光部56端でウェル電極をとることにより、開口部面積をあまり狭めることなく、ウェル変動に伴なうにせ信号の発生を抑圧することができ、また、受光部56表面にP形屑58を設けたことによる新らたな疑似信号の発生もない。

第4回に本発明の他の実施例断面図を示す。第4回が第3回と異なるところは、遮光ALやシリサイドやメタル等63に接続された、薄い多結品 Siやシリサイドあるいは ITO (インジュウム ティン オキサイド) などで形成される透明電優64により、受光部56の全面あるいは一部でウェル電板をとったところにある。 本実施例によれば、透明電極64で受光部56上にウェル電極をとることに

とに設けたことでウェル変動に伴なうにせ信号の 発生を抑圧することができる。なお、67は走査線・ 信号線部である。

本発明の他の実施例を、一頭 素分の平面図として第7回に示す。本実施例が第4回実施例と異なるところは、ウェル電極の配線69が全ての走査線・信号線部67上にあることである。本実施例によれば、ウェル電極の配線69を以上がに走らせたことができる。また、各画 素ごとにウェル電極が設けられたことで、他の実施例の場合と同様に、ウェル変動に伴なうにせ信号の発生を抑圧することができる。なお、70は森い多結品 Si やシリサイドあるいは ITO等の透明電極である。

本発明の他の実施例を第8回、第9回を用いて 説明する。第8回は特問昭59-144278号公報に示 されているMOS形固体扱像素子の回路図である。 第8回回路は次のように動作する。まず、垂直走 査回路71により垂直走査線76が選択され、垂直 MOSトランジスタスイッチ74をオン状態にする。 次いで、水平走査回路72により水平走査線77が選択され、水平MOSトランジスタスイッチ75をオン状態にし、画来73に貯えられていた信号電荷を水平信号線78、重直信号線79、プリアンプ82を経て出力83へ読み出す。80は出力抵抗、81はビデオ電源、84はインターレース・スイッチである。

第8回從来回路の一面素を例ににとり、本発明を適用した実施例平面図が第9図である。本実施例の場合も第1図と同じく、画報ごとにウェル電極88を設けることにより、基板構造を変えることなくウェル変動に伴なうにせ信号の発生を抑圧することができる。なお、86はウェル電極の配くしている。第8図従来回路のMOS形固体操像素子にも、第3~7図に示した実施例構成を、全く同様に適用することができる。

本発明はCCD (Charge Coupled Device) 形図体版像素子にも勿論適用することができる。 第10図は従来のCCD形図体版像素子の一回路例 を示したものである。ここで、89はホトダイオー

形層58を設けたことによる新らたな疑似信号の発生もない。ここで、102はCCDチャネル、103はチャネルストッパ、104は転送ゲートである。

第10 図に示した C C D 形 図 体 機 像 素 子 に も 、 第 6 図 、 第 7 図に示す 本 発 明 実 施 例 を 全 く 同 様 に 遊 用 す る こ と が で き る 。

今まではウェル電極を各画来ごとに設ける場合について述べてきたが、ウェル電極を何調素板板とに設ける場合についても全く同じ理由で基板板号の発生を抑圧することができる。たとえば第1回に示す本発明の一実施例を2両素ごとに適用した実施例平面図を第15回に示す。ここで、110~114は各々、n・拡散層(斜線部)、ウェル層とのコンタクト、一層A&、多結品 S 1 ゲート、二層A&を示している。なお、115、116は関ロ部である。

第15図に示す本発明の実施例では2両素ごとに ウェル電極を設けた場合について述べたが、任意 の画素ごとあるいは任意の画素にウェル電極を設 けた場合でも基板構造を変えることなくウェル変 ド、90は説出し用MOSトランジスタスイッチ、91は監査を報、92は態直CCDシフトレジスタスフトレジスタスフトレジスタスフトレジスタスカーのを報送出力アンプ、94は水平でCCDシフトレジスタ、95は出力アンプ、64は水平の転送が開発を保証した。10日本のでは、97は大力のでは、97は大力のでは、97は大力のでは、98はよりでは、97は大力のでは、98はよりでは、101はホトダイオートを開発した。101はホトダイオートを開発した。101はホトダイオートを開発した。101はホトダイオートを開発した。101はホトダイオートを開発した。101はホトダイオートを開発した。101はホトダイオートを開発した。101はホトダイオートを開発した。101はホトダイオートを開発した。101はホトダイオートを開発した。101はホトダイオートを開発した。101はホトダイオートを開発した。101はホトダイオートを開発した。101はホトダイオートを開発した。101はホトダイオートを開発した。101はホトダイオートを開発した。101はホトダイオートを開発した。101はホトダイオートを開発した。101はホトダイオートを開発を変えることなりエルを変えることなりエルを30に対象の発生を抑圧することができる。

本発明の他の実施例を、第12図、第13図、第14 図に断面図で示す。第12~14図実施例の場合も第 3~5図の場合と同様、関口をほとんど犠牲にす ることなく、ウェル変動に伴なうにせ信号の発生 を抑圧することができる。また受光部56表面にP

動に伴なうにせ信号の発生を抑圧することができる。また、第2~7、9、11~14図に示す本発明の一実施例を任意の画楽ごとあるいは任意の画楽に適用した場合も同様にウェル変動に伴なうにせ信号の発生を抑圧することができる。

づくに世信号を除くことができる。またこの場合 も基板構造を変えることができる。と変動に伴いないできる。 に世信号の発生を抑圧することができる。 16図、第17図ではカラーフィルターピッチごとに 1個のウェル電極を設けてある場合をでしたい。 を放倒のウェル電極が設けられている発明のでは た、第2~7、9、11~14図に示す本発明の連 に、10回来の不均一性に動っ とからも同様に、画来の不均一性に動に伴なう に世信号を除くことができる。

(発明の効果)

本発明によれば、画楽アレー内にウェル電極を 設ける構成としたことにより、従来の画楽アレー 周辺部だけにウェル電極を設ける場合に比べて、 基板構造を変えることなくウェル変動に伴なうに せ信号の発生を抑えることができ、また新らたな 疑似信号の発生を防止することができる。

4. 図面の簡単な説明

第1回、第2回、第6回、第7回、第9回、第

11図はそれぞれ本発明の実施例を示す平面レイアウト図、第3図、第4図、第5図、第12図、第13図、第14図、第15図、第16図、第17図はそれぞれ本発明の実施例を示す断面図、第8図、第10図、第20図は従来の固体撮像素子の回路図、第18図、第19図は従来技術の設明図である。

く符号の説明>

44, 51, 59, 64, 65, 66, 70, 88, 96


…ウェル電極

47、52、63、69、86、100… ウェル電極の配線 53… P 形ウェル層

58… P 形 層

代理人 弁理士 中村 植之 助

第1 図



43-- アクティブ令員域


44・・ウェル電相

45-- 垒直信号線

46-- 包直走查線

47--配線 48--阴口部

第 2 図




49--アクティブ・何頃域 50--開 口部

51--ウェル電極

52--配線

第 3 図



53 -- Pff ウェル層

54…N形基板

55・・ホトダイオード

56--爱光部

57-遮光部


58 ·· P#5石

59・・ウェルを柾

60・・チャネルストッパ


61--走查線·信号線師


62--居間紀禄順




63-- 遮光/タル


64-边明电极位






第 7 図








特開昭62-206878 (ア)

20, 21・・ か15回の深さに

対応16位置



度10

(n ⁻³)

12

٥°,

13

2 4 6 深さ(μη)

110-- アクティブ・何成


111--ウェル電福

112 -- 生直信号線

113 -- 全直走音線

114 -- 配線 117~120 --- 開口部

第17 図



110--アクティブ・4日域

113-- 全直走查線


111-- ケェル電板

114-- 配線

112-- 全直信号線

121~126--閉口部

第 20 図



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.